PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-290235

(43) Date of publication of application: 22.11.1989

(51)Int.CI.

H01L 21/76

(21)Application number : **63-121595**

(71)Applicant: IWATSU ELECTRIC CO LTD

(22)Date of filing:

17.05.1988


(72)Inventor: WATANABE SUMIO

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57) Abstract:

PURPOSE: To improve a device in an element isolation strength by a method wherein insulating isolation regions are provided surrounding side faces of an element region multiply and a p-n junction isolation region is provided to the underside of the element region.

CONSTITUTION: Side faces of two or more element regions 6 are circularly surrounded by a first insulating isolation region 7 and a second insulating isolation region 8. The first insulating isolation region 7 is so formed as to surround the element regions 6 separately, and the second insulating isolation region 8 is so arranged in a planar lattice to surround the first insulating isolation region 7. Therefore, the side faces of the element regions 6 are dually surrounded by the first and the second insulating isolation regions 7 and 8. And, a p-n junction isolation region 13 is provided to the underside of the element region 6. By these processes, a device of this design can be improved in an element isolation strength without providing additional processes.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 平1-290235

®Int. Cl.⁴

識別記号

庁内整理番号

43公開 平成1年(1989)11月22日

H 01 L 21/76

L-7638-5F

審査請求 未請求 請求項の数 1 (全4頁)

半導体集積回路装置 ⑤発明の名称

> 顧 昭63-121595 ②特

22出 願 昭63(1988)5月17日

純 夫 渡 迈 加発 明 者

東京都杉並区久我山1丁目7番41号 岩崎通信機株式会社

岩崎通信機株式会社 の出 願

東京都杉並区久我山1丁目7番41号

四代 理 人 弁理士 高野 則次

> 阳 細

発明の名称

半導体集積回路装置

2. 特許請求の範囲

[1] 半導体基板の素子領域の側面が絶縁分 **醒領域によって多重に囲まれ、前配素子領域の下** 側にpn接合分離領域が設けられていることを特 微とする半導体集積回路装置。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、索子相互間を電気的に分離する絶縁 分離領域を有する半導体集積回路装置に関するも のである.

[従来の技術]

半導体集積回路装置の素子領域の側面を囲むよ うに多結晶シリコンから成る絶縁分離領域を設け、 表子の底面側にpn接合分離領域を設けることに よって素子相互間を電気的に分離することは既に 行われている。

[発明が解決しようとする課題]

しかし、従来の絶縁分離領域とpn接合分離領 域との組合わせの素子分離構造では、素子分離耐 圧が50 V程度であり、大きな耐圧を得ることが 困難であった。

そこで、本発明の目的は、高い素子分離耐圧を 有する半導体集積回路装置を提供することにある。 [課題を解決するための手段]

上記目的を達成するための本発明は、半導体差 板の素子領域の側面が絶縁分離領域によって多量 に囲まれ、前記素子領域の下側にpn接合分離領 域が設けられている半導体集積回路装置に係わる ものである。

[作用]

素子領域の側面を多重に狙む絶縁分離領域は、 第子分離耐圧の向上に寄与する。

[寒施例]

次に、本発明の一実施例に係わる半導体業積回 路装置を説明する。半導体集積回路装置のシリコ ン半導体基板1は、n-型半導体領域2と、n+ 型半導体領域3と、p・型半導体領域4と、チャ

本ル発生防止用p・ 型半導体領域5とから成る。 複数の第子領域6の側面は第1の絶縁分離領域7 と第2の絶縁分離領域8とによって環状に囲まれている。第1及び第2の絶縁分離領域7、8は、n・型半導体領域2とn・型半導体領域3とを突き抜けてp・型半導体領域4に達するように形成された前9、10にそれぞれSi O2 膜11と多

オン注入法で清9の底部に導入し、p+型半導体 領域5を形成する。次に、Si O2 膜1 5 及び N S G 膜1 6 を取り除いた後に第3図 (C) に示す ように清9内に無酸化法でSi O2 膜1 1 を形成 し、更に多結晶シリコン圏12を埋込む。

次に、半導体基板1上の多結晶シリコン層をエッチングして表面を平坦化し、その後、表面を無酸化して第3図(D)に示すように厚いSiO2膜14を形成する。しかる後、トランジスタ等の半導体素子(図示せず)を乗子領域6中のn-型半導体領域2に形成して半導体集積回路装置を完成させる。なお、第3図に示されていない第2の減10及び第2の絶縁分離領域86第1の消9及び第1の絶縁分離領域7と同様に同時に形成する。

第1 図及び第2 図に示すように二重に絶縁分離 領域7、8を設けた場合の業子領域6 相互間の耐 圧(素子分離耐圧)は第4 図の電圧一電流特性線 aに示すように約8 0 V であった。一方、従来の 単一の絶縁分離領域を設けた場合の業子分離耐圧 は特性線 b に示すように約5 0 V である。 を示すので、半導体基板1の表面にはSi O2 膜 1.4が設けられている。

第3図(A)~(D)は第1図及び第2図に示す半導体集積回路装置を製造工程順に示す。まず、P・型半導体領域(p・型半導体部板)4に周知の方法でコレクタ埋込層として働くn・型半導体領域3を設け、この上にシリコンをエピタキシャル成長させることによってn・型半導体領域2を得る。その後、第3図(A)に示すように無酸化によってSiO2膜16を形成し、更に周知のCVD法によってNSG膜16を形成する。次にパターンに形成し、NSG膜16及びSiO2膜15をエッチングする。

次に、反応性スパッタエッチング法を用いて N S G 膜 1 6 をマスクとして n - 型半導体領域 2 、n + 型半導体領域 3 及び p - 型半導体領域 4 の一部をエッチングし、第 3 図 (B) に示すように側面がほぼ垂直な溝 9 を形成する。

次に、チャンネル発生防止の目的で不純物をイ

本実施例においては、第1及び第2の絶縁分離 領域7、8が同時に形成されるので、工程を特別 に増すことなしに業子分離耐圧を向上させること ができる。

[変形例]

本発明は上述の実施例に限定されるものでなく、 例えば次の変形が可能なものである。

- (1) 第5図に示すように衆子領域6のある ものを第1及び第2の絶縁分離領域7、8に加え て第3の絶縁分離領域21で囲むようにしてもよい。第3図では複数の業子領域6から選択された 4個のみが第1、第2及び第3の絶縁分離領域7、 8、21で三重に囲まれているが、全部を三重に してもよい。
- (2) 第6図に示すように各類子領域6を独立した第1及び第2の絶縁分離領域7、8aでそれぞれ囲むようにしてもよい。
- (3) 第7図に示すように各素子領域6を独立した第1、第2及び第3の絶縁分離領域7、8 a、21aで三重に囲むようにしてもよい。なお、

特開平1-290235 (3)

第5図、第6図及び第7図において斜線を付して示す各絶級分離領域7、8、8 a、21、21 a は第1図及び第2図と同一工程で同様に形成されたものであり、SiO2膜と多精晶シリコン個とから成る。

(4) 絶録分離領域を三量よりも多くすることもできる。

(5) 絶縁分離領域の多結品シリコン国12をSi O2、Si 3 N4 等の誘電体材料に置き換えることが可能である。

[発明の効果]

4. 図面の簡単な説明

第1 図は本発明の一奥施例に係わる半導体築积 回路装置の案子形成前の状態を半導体基板表面の Si O 2 膜を除去して示す平面図、

第2回は第1回のⅡ-Ⅱ線に相当する部分をSiO2 膜のある状態で示す断面図、

第3回は絶縁分離倒域の形成方法を工程順に示す断面切、

第4団は実施例及び受奈例の系子耐圧を示す特 性団、

第5図は絶縁分解領域の変形例を示す平面図、 第6図は絶録分解領域の別の変形例を示す平面 87

第7図は絶談分庭領域の更に別の変形例を示す 平面図である。

1 … 半導体基板、5 … p + 型半導体領域、6 … 案子領域、7 … 第 1 の絶縁分庭領域、8 … 第 2 の 絶縁分離領域、1 2 … 多結晶シリコン層。

代理人 高野則次

